站内搜索:
    • 公司:
    • 株洲基准矩阵电路板开发设计有限公司
    • 联系:
    • 龚文宾
    • 手机:
    • 13509673032
    • 地址:
    • 长沙市雨花区振华路579号康庭园一期10栋1楼102室
本站共被浏览过 77536 次
用户名:
密    码:

产品知识
您所在的位置:首页 > 详细信息

高速PCB设计的诞生

2021-01-29 08:48:43    66次浏览

近些年,日益增多的高频信号设计与稳步增加的电子系统性能紧密相连。随着系统性能的提高,PCB设计工程师的挑战与日俱增:更微小的晶粒,更密集的电路板布局,更低功耗的芯片要求。随着所有技术的迅猛发展,我们已成为高速PCB设计的核心,需要考虑其复杂性和所有因素。

回顾

在过去30年,PCB设计发生了很大变化。 1987年,我们认为0.5微米是技术的终结者,但今天,22纳米工艺已变成了常态。如下图所示,1985年的边缘速率推进了设计复杂性的提升(通常为30纳秒),而如今边缘速率已变成1纳秒。

过去30年边缘速率的变化

技术进步中伴随各种问题

技术的进步总是伴随着一系列问题。随着系统性能的提升和高速PCB设计的采纳,一些问题必须在PCB设计环境中进行处理。下面,我们来总结一下面临的挑战:

信号质量

IC制造商倾向于更低的核心电压和更高的工作频率,这就导致了急剧上升的边缘速率。无端接PCB设计中的边缘速率将会引发反射和信号质量问题。

串扰

在高速信号PCB设计中,密集路径往往会导致串扰——在PCB上,走线间的电磁耦合关联现象。

串扰可以是同一层上走线的边缘耦合,也可以是相邻层上的宽边耦合。耦合是三维的。与并排走线路径相比,平行路径和宽边走线会造成更多串扰。

宽边耦合(顶部)相比于边缘耦合(底部)

辐射

在传统PCB设计中的快速边缘速率,即使使用与先前相同的频率和走线长度,也会在无端接传输线上产生振铃。这从根本上导致了更高的辐射,远远超过了无终端传输线路的FCC/CISPR B类限制。

10纳秒(左)和1纳秒(右)的边缘速率辐射

PCB设计解决方案

信号和电源完整性问题会间歇出现,很难进行判别。所以的方法,就是在PCB设计流程中找到问题根源,将之清除,而不是在后期阶段试图解决,延误生产。通过叠层规划工具,能更容易地在您的PCB设计中,实现信号完整性问题的解决方案。

回到顶部